LAPORAN PERCOBAAN 1
[KEMBALI KE MENU SEBELUMNYA]
1. Jurnal [Kembali]
Percobaan 1
2. Alat dan Bahan [Kembali]
Alat :
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- Jumper
Bahan :
a. JK Flip FLop (IC SN74LS112)
.jpg)
Ic SN74LS112 ini merupakan rangkaian JK Flip Flop yang mana memiliki 2 buah input yaitu J dan K dan JK Flip Flop ini pengembangan dari RS Flip Flop yang mana digunakan dalam rangkaian elektronika
b. Power DC
c. Switch (SW-SPDT)
d. Logicprobe atau LED
3. Rangkaian [Kembali]
4. Prinsip Kerja [Kembali]
Rangkaian di atas merupakan percobaan 1 modul 3 yang mana terdiri dari komponen SW-SPDT, JK Flip Flop, LOGICPROBE,CLOCK. yang mana rangkaian ini merupakan rangkaian asyncronous counter dengan menggunakan JK flip flop. Rangkaian ini bersikat aktif high yang mana inputan pada RS berlogika 1, sehingga yang RS tidak dapat mempengaruhi hasil output, dan yang dapat mempengaruhi hasil output adalah input CLK.
Dikatakan asyncronous counter dikarenakan sumber clock pada rangkaian tidak saling singkron ke semua flip flop, melainkan flip flop selanjutnya akan menerima inputan pada CLK melalui output dari flip flop sebelum nya.
Rangkaian ini merupakan rangkaian yang bersifat fall time, dimana akan melakukan perubahan pada saat clock berpindah dari 1 ke 0. Jadi apabila belum ada perubahan fall time pada outputan sebelumnya, maka output flip flop tidak ada perubahan
ragkaian ini bersifat up counter yang mana nanti nya masing-masing flip flop akan mengeluarkan output dalam bentuk bilangan biner 4 bit. atau menghitung bilangan bit dari 0 -15.
1. Analisa Output percobaan berdasarkan IC yang digunakan?
Jawab :
pada rangkaian percobaan 1, merupakan rangkaian Asynchronous Binary Counter. IC yang digunakan yaitu IC 74LS112 yang merupakan J-K Flip Flop. untuk input clock nya hanya di hubungkan dengan clk J-K Flip Flop pertama , namun untuk clock J-K Flip Flop ke 2,3,4 inputnya berasal dari output J-K flip flop sebelumnya. maka berdasarkan percobaan yang dilakukan dari timing diagram output yang di hasilkan Counter Up yang mana nanti nya masing-masing flip flop akan mengeluarkan output dalam bentuk bilangan biner 4 bit. atau menghitung bilangan bit dari 0 -15.
2. Analisa sinyal output yang dikeluarkan JK flip flop kedua da ketiga
Jawab :
Pada percobaan 1 ini, rangkainnya merupakan rangkaian asyncronous diamana, untuk rangkaian nya dipasang secara seri, JK flip flop kedua itu inputan clocknya berasal dari outpuut JK flip flop pertama, sehingga JK flip flop kedua ini harus menunggu hasil outputan JK flip flop pertama.
Begitu pun untuk Jk flip flop ketiga, dia harus menunggu outputan dari JK flip flop kedua untuk dimasukan ke inputan clock Jk flip flop ketiga. Hal ini terjadi karena percobaan 1 itu asyncronous dimana outputnya itu sendiri seri jadi percobaannya menghasilkan output yang agak lama karena harus saling menunggu output sebelumnya
Tidak ada komentar:
Posting Komentar