Percobaan 2 Kondisi 7
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care.
2. Rangkaian Simulasi
[Kembali]
3. Vidio
[Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Terdapat pada rangkaian yaitu kita menggunakan T Flip-Flop
- T Flip-Flop
Pada rangkaian T Flip-Flop menggunakan J-K Flip-Flop di dalamnya juga terdapat R-S Flip-Flop, yang mana merupakan pengembangan dari R-S Flip-Flop, dimana sesuai kondisi S itu di hubungkan ke SW-SPDT yang berlogika 1 dan R itu di hubungkan ke Clock yang mana bahwasanya jika suatu nilai S itu bernilai 1 makan keluaran pada Output akan bernilai 0 dan jika nilai S di hubungkan ke Clock maka nilai Output yang keluar pada Q' bernilai 1 maka hal ini sesuai dengan tabel kebenaran yang merupakan kondisi Reset. Dan B2 dalam kondisi don't care yang mana artinya J dan K tidak aktif, maka apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut.
5. Link Download
[Kembali]
Download HTML Download
Tidak ada komentar:
Posting Komentar